このエントリは前回の続き。「個々の内容は次エントリに持ち越します」と書いたネタですよ。
ということで、テクニカルに濃いところ、がっつり行きましょう。
◇
二番目はAMD Japanで普段はOEM（＝PCメーカね）のテクニカルサポートをやっているという方が登場。
PiledriverがBulldozerに比べてどう改良されたか、という話を中心に、AMDのアーキテクチャの変遷なんかも交えた話をしてくれました。
まずは軽く、AMDのコアアーキテクチャの変遷について。
AMDの屋台骨を長く支えたのはK7から始まるアーキテクチャの流れ。K7（Athlon）をベースに64bit拡張とメモコン統合化したのがK8（＝Hammer）（Athlon 64）、それを更にブロック化して各所に改良をかけたのがGreyhound（Athlon X2～Phenom）。ここまでは基本的には「改良」ということで血統が繋がっていたのだが、ここで打ち止め。「革命的」デザイン変更が行われたのがBulldozerアーキテクチャ。
＃ちなみに世間では良くGrayhoundアーキテクチャを「K10」と呼んでいるが、AMD社内ではK10とは言わないとのこと。
一方、BobcatはNexGenのNx686に発端を持つK6アーキテクチャに近い、と。
Bulldozerの設計上の特徴は電力効率とダイ面積使用効率を追求し、使用率の低いユニットを2コアで共有すること。
・・・まあその初代実装であるZambeziについては（以下略。
で、Zambeziをベースに細かい改良を積み重ね、IPCで10％改善という数字をたたき出したのがPiledriver。
この「細かな改良」は具体的に何なのか、という話が本題ですよ。
さすがにここで全部は書けないが、通しで聞いての正直な感想は「思ったより小規模だな」といったところ。「アンコア」部分（メモコン等）については全く変更ないし。
だからこそAMDとしては異例の速度でZambeziからPiledriverへ移行出来たのだろうが、逆に言うとこれだけで10％もIPCが改善されるとは、Zambeziって・・・。
＃同一アーキテクチャで実IPC 10％改善ってかなり凄いことなのですよ。
◇
そして一通りの話の後に、質問コーナー。
ここぞとばかり訊いてみました、はい。
Ｑ：ボトルネックになっている命令デコーダについてZambeziから改良されているのか？
Ａ：追加命令対応のみで速度改善は無い。ボトルネックになっていることは把握しているが、ここに手を入れるとマイナーチェンジでは済まないので今回は見送っている。
AMDの答えはSteamroller（＝次世代Bulldozer）でデコーダを演算コア毎に分離するということ、な模様。
Ｑ：PiledriverコアはOCでの性能伸びが非常にリニアで、当初の設計ターゲット周波数は現行製品より高いと思われるが、ボトルネックはプロセスか。
Ａ：その通り。
結局、GF 32n SOIではこの辺りが限界で、GFもAMDも苦労しているらしい。
OCで性能がリニアに伸びるということはクロックを上げても足を引っ張る部分が内部に無いということで、これはアーキテクチャとしては非常に優秀だということなのだが、高クロックで回すと加速度的に消費電力が上がる特性のプロセスに実装されると（以下略。
この辺りはAMDも相当シリアスに考えているようなので・・・まあ色々とウワサも出てくるんですな。
Ｑ：これだけの処理性能だとメモリがボトルネックになる場面が少なくないと思われるが。
Ａ：本音を言うと帯域はもっと欲しいが、チャンネル数を増やすのはコスト的に無理なのでハイクロックへ引っ張ってる。ハイクロックメモリの規格策定のためにパートナー企業との協力やJEDECへの積極的な働きかけ等を行っている。
Ｑ：DDR4への移行は。
Ａ：トレンドに遅れることはない、状況次第では他社に先駆ける。
メモリ周りの話。本音はやっぱり帯域欲しいそうです。
そしてDDR4の話で「先駆ける」というのは、現在のTrinityで既にメモリ帯域が限界になっていることを念頭に置いているのかな、と。ソケットFM3？ではDDR4なんて話が見えてくるのかも。
◇
とまあこんな感じで、とっても濃ゆい時間は終了。
あと、ちょっと面白い話を一つ。
前回ネタにしたTrinityの省電力管理が非常に優秀だという件。
これは「省電力はモバイル用CPUの生命線」ということで、AMD Japanの技術スタッフの頑張り分が相当入ってるそうな。
成る程、Trinityが神経質と言ってもいいぐらい細かく電力管理していた裏には、日本人の芸の細かさというかコダワリというか、そういうものが入っていたのね。
◇
・・・って、ここまで長くなってしまったので、ASUSのセールスセッションとゲストトークについては次項目へ。
